CXMT G5 DRAM : 11,95 nm sans EUV, en production de masse

Le 20 septembre 2026, lors de la World Manufacturing Convention organisée à Hefei, le fabricant de mémoire chinois ChangXin Memory Technologies (CXMT) a annoncé que sa plateforme G5 DRAM de cinquième génération était entrée en production de masse. La singularité de cette annonce tient en une phrase : ces puces sont fabriquées à 11,95 nm de demi-pas, sans recourir aux machines EUV d'ASML que Washington a interdites d'exportation vers la Chine depuis 2022.

La performance est technique et géopolitique à la fois. CXMT démontre que la Chine peut avancer dans la miniaturisation des puces mémoire en contournant l'embargo sur les outils les plus avancés — non pas en les copiant, mais en substituant une technique de gravure alternative (le quadruple patterning DUV) qui produit des résultats comparables, au prix d'une complexité de process nettement supérieure.

Pour les DSI et les équipes infrastructure qui gèrent des charges de travail IA, l'annonce a des implications pratiques sur les coûts de la mémoire serveur — et des limites importantes qu'il convient de distinguer soigneusement des espoirs que certaines analyses hâtives ont projeté sur cet événement.

G5 DRAM : les chiffres clés du 20 septembre 2026

Voici ce que CXMT a officiellement confirmé lors de l'annonce du 20 septembre :

Nœud de process : 11,95 nm de demi-pas actif — un niveau de densité inédit pour un producteur chinois de DRAM.
Rendement par wafer : +50 % de dies bruts par wafer par rapport à la génération précédente G4.
Capacité par die : 24 Gb par die DRAM, contre 16 Gb pour les produits G4 existants — soit 50 % de capacité supplémentaire par circuit.
Produits disponibles : deux références LPDDR5X de 24 Gb sont déjà intégrées dans des smartphones chinois haut de gamme.
Technique de gravure : quadruple patterning DUV (Deep Ultra-Violet), sans recours aux machines EUV d'ASML dont l'export vers la Chine est interdit depuis 2022.

Pour situer ces chiffres dans leur contexte : Samsung et SK Hynix, les leaders mondiaux de la DRAM, produisent leur mémoire la plus récente sur des nœuds comparables ou légèrement inférieurs, mais avec l'EUV, ce qui leur confère un avantage significatif en termes de coût de production et de vitesse de cycle. CXMT compense par la répétition des passes de gravure — une approche viable, mais plus lente et plus coûteuse par die.

Sans EUV : comment CXMT contourne les restrictions américaines

Le quadruple patterning DUV consiste à répéter quatre fois le cycle d'exposition photolithographique pour imprimer des motifs que l'optique d'un seul passage DUV ne pourrait pas résoudre. À chaque passe, le masque est légèrement décalé, permettant d'atteindre des largeurs de circuit inférieures à ce que la longueur d'onde de la lumière DUV autorise en une seule exposition.

Le procédé n'est pas nouveau — il existait déjà avant l'EUV — mais l'amener à 11,95 nm en production de masse représente un exploit d'ingénierie de process. Ses limites structurelles restent réelles :

Complexité opérationnelle : quatre passes de gravure au lieu d'une signifie quatre fois plus d'étapes, quatre fois plus de sources potentielles de défauts d'alignement, et une durée de cycle plus longue.
Coût par wafer : le coût de fabrication reste supérieur à celui de l'EUV pour une densité équivalente — ce qui explique que CXMT puisse néanmoins proposer des kits DDR5 serveur 15 à 25 % moins chers que ses concurrents, mais uniquement parce que ses coûts salariaux et fonciers en Chine compensent la complexité technique.
Vitesse de progression : chaque saut de nœud supplémentaire par quadruple patterning devient exponentiellement plus difficile. La route vers 10 nm et en dessous sera nettement plus ardue sans EUV que le chemin parcouru de 20 nm à 12 nm.

Il faut donc lire cette annonce pour ce qu'elle est : la preuve que les restrictions d'exportation américaines n'arrêtent pas la progression de la Chine dans la mémoire, mais l'orientent vers des chemins plus coûteux et plus complexes — pas la preuve que l'embargo n'a aucun effet.

Impact sur les prix du marché mémoire

L'impact immédiat le plus concret pour les équipes infrastructure IA est sur les prix de la mémoire DDR5 serveur. Les analyses de marché publiées en septembre 2026 estiment que les kits DDR5 serveur basés sur la mémoire CXMT sont déjà proposés 15 à 25 % en dessous des prix des Big Three (Samsung, SK Hynix, Micron). L'entrée en production de masse du G5 pourrait accentuer cette pression tarifaire si CXMT augmente ses volumes de livraison sur les six à douze prochains mois.

Pour les organisations qui renouvellent leur parc serveur ou provisionnent de nouveaux nœuds de calcul IA, c'est un signal à intégrer dans les négociations tarifaires avec les fournisseurs OEM et les distributeurs. La mémoire DDR5 représente typiquement 8 à 15 % du coût d'un serveur de calcul IA — une réduction de 20 % sur ce poste peut peser sur le TCO global, notamment sur des flottes importantes.

Plusieurs points de vigilance s'imposent cependant. D'abord, la disponibilité réelle des volumes G5 hors de Chine reste incertaine : les produits CXMT sont d'abord orientés vers le marché intérieur chinois et les partenaires stratégiques de Pékin, avant d'être commercialisés à l'international. Ensuite, les tensions géopolitiques en cours pourraient imposer des restrictions américaines sur la revente de composants CXMT aux entreprises opérant aux États-Unis — un risque réglementaire à prendre en compte dans vos décisions d'approvisionnement.

La limite critique : pas de HBM pour les accélérateurs IA

La distinction la plus importante à comprendre pour les équipes IA : CXMT produit de la LPDDR5X et de la DDR5 — pas de la HBM. La High Bandwidth Memory (HBM) est la mémoire empilée qui se trouve directement sur les accélérateurs GPU et NPU — les H100, MI300X, B200 et Vera Rubin de NVIDIA, les MI450X d'AMD. C'est là que réside la véritable contrainte de performance pour les workloads LLM et d'inférence IA.

La HBM est un marché à oligopole encore plus étroit que le DRAM standard : en septembre 2026, Samsung, SK Hynix et Micron détiennent la quasi-totalité de la production mondiale de HBM3E et HBM4. CXMT n'a pas encore annoncé de produit HBM en production de masse, et les analystes s'accordent à dire que la maîtrise du process d'empilement 3D nécessaire à la HBM représente un défi technologique nettement supérieur au quadruple patterning DUV utilisé pour la DRAM planaire.

Concrètement, pour les entreprises qui louent ou achètent des clusters GPU pour entraîner ou servir des modèles IA : l'annonce CXMT ne modifie pas le coût de la mémoire de bande passante dans vos accélérateurs. NVIDIA a confirmé que la mémoire HBM4 de ses GPU Vera Rubin, annoncés en production au Q2 FY2027, sera fournie par Samsung et SK Hynix — aucun changement de fournisseur n'est en vue pour ce composant critique.

L'impact de CXMT se fait sentir sur la mémoire système des serveurs (DDR5), sur les téléphones mobiles haut de gamme, et éventuellement sur certains accélérateurs d'inférence edge — pas sur la chaîne d'approvisionnement des GPU de datacenter IA.

Implications pour les DSI et les architectes IA

Que faut-il retenir de cette annonce dans une perspective décision d'infrastructure IA pour une PME ou ETI française ?

Trois signaux concrets :

Surveiller les prix DDR5 en Q4 2026 : si les volumes G5 de CXMT atteignent le marché européen, une pression baissière de 15 à 25 % sur la DDR5 serveur est plausible d'ici début 2027. Si vous planifiez un investissement serveur, intégrez cette possibilité dans votre analyse de prix avant de signer.
Diversifier prudemment, pas massivement : l'incertitude réglementaire sur la commercialisation de composants CXMT en dehors de Chine est réelle. Une approche prudente consiste à surveiller les disponibilités sans s'y exposer contractuellement de façon exclusive avant que la situation se clarifie.
Ne pas confondre DDR5 et HBM dans vos budgets GPU : si vos charges de travail IA nécessitent des GPU de datacenter (entraînement, inférence à grande échelle), le coût de la mémoire HBM n'est pas impacté. L'annonce CXMT est pertinente pour votre infrastructure serveur généraliste, pas pour votre budget accélérateurs IA.

À plus grande échelle, cette annonce s'inscrit dans la dynamique de fragmentation technologique qui oblige toutes les entreprises technologiques à réexaminer la résilience de leurs chaînes d'approvisionnement. L'UE a lancé en août 2026 un appel d'offres pour sept gigafactories IA avec 10 Md€ publics — un effort de souveraineté qui inclut la mémoire et les substrats silicium, et qui commence à dessiner une troisième voie entre la dépendance américaine et la chaîne chinoise.

Pour les entreprises qui souhaitent évaluer l'impact de ces évolutions d'infrastructure sur leur architecture IA, notre équipe accompagne la conception d'applications sur mesure adaptées à différents types de déploiements, qu'il s'agisse de cloud souverain, d'inférence on-premise ou d'architectures hybrides.

FAQ — CXMT passe G5 DRAM en production de masse à 11,95 nm sans EUV : +50 % de rendement et DDR5 moins cher — mais les accélérateurs IA restent hors de portée

Qu'est-ce que le quadruple patterning DUV utilisé par CXMT pour son G5 DRAM ?

Le quadruple patterning DUV répète quatre fois le cycle d'exposition photolithographique avec des décalages précis du masque. Cela permet d'imprimer des motifs plus fins que ce qu'une seule passe DUV autoriserait, atteignant 11,95 nm sans recourir aux machines EUV d'ASML dont l'export vers la Chine est interdit depuis 2022. La technique est plus complexe et plus lente, mais productible avec des équipements disponibles.

L'annonce CXMT G5 va-t-elle faire baisser le coût des GPU IA dans mes datacenter ?

Non, directement. Les GPU IA (H100, MI300X, B200, Vera Rubin) utilisent de la High Bandwidth Memory (HBM), un type de mémoire empilée que CXMT ne produit pas encore en masse. L'annonce du G5 affecte la mémoire DDR5 standard des serveurs — pas la HBM embarquée dans les accélérateurs, qui reste un monopole de Samsung, SK Hynix et Micron.

Puis-je acheter de la mémoire CXMT G5 pour mes serveurs en France aujourd'hui ?

La disponibilité reste incertaine en Europe en septembre 2026. CXMT oriente sa production en priorité vers le marché intérieur chinois et ses partenaires stratégiques. Par ailleurs, des restrictions américaines sur la revente de composants CXMT aux entreprises opérant aux États-Unis pourraient compliquer l'approvisionnement pour les organisations ayant une présence outre-Atlantique. Surveillez l'évolution réglementaire avant tout engagement d'approvisionnement.

Pourquoi l'embargo américain sur l'EUV n'a-t-il pas arrêté la progression de CXMT ?

Les restrictions d'exportation américaines n'interdisent pas la fabrication de puces — elles renchérissent et complexifient certaines méthodes. CXMT a contourné l'obstacle en maîtrisant le quadruple patterning DUV, une technique plus difficile mais réalisable avec des équipements non soumis à l'embargo. Le résultat est un process plus coûteux et plus lent, mais opérationnel en production de masse.

Comment cette annonce s'inscrit-elle dans la dynamique de la souveraineté technologique européenne ?

Elle illustre la fragmentation accélérée de la chaîne d'approvisionnement semi-conducteur mondiale en blocs géopolitiques. Pour l'Europe, qui n'a pas de fabricant DRAM national, cela renforce l'urgence des programmes comme l'EuroHPC et le Chips Act européen visant à réduire la dépendance aux fournisseurs asiatiques — qu'ils soient coréens, américains ou désormais chinois.

Sur quels postes budgétaires cet événement peut-il avoir un impact dans les prochains mois ?

Principalement sur la mémoire DDR5 des serveurs généralistes et des nœuds de calcul non-GPU : une pression baissière de 15 à 25 % est plausible si les volumes CXMT atteignent le marché européen en Q4 2026 ou Q1 2027. Pour les accélérateurs GPU, les coûts de la mémoire HBM ne sont pas impactés par cette annonce.

CXMT passe G5 DRAM en production de masse à 11,95 nm sans EUV : +50 % de rendement et DDR5 moins cher — mais les accélérateurs IA restent hors de portée